課程大綱： 集成電(dian)路(lu)IC設計培訓(xun)
1、IC前端設計(ji)詳細(xi)流程介紹(shao)
演示和介紹IC芯(xin)片(pian)前端(duan)，從產品分(fen)(fen)析、功能劃分(fen)(fen)到(dao)芯(xin)片(pian)綜合、形式驗以及靜態(tai)時序分(fen)(fen)析的詳細(xi)開發流(liu)程。
2、Unix基(ji)本應用
講述Unix的(de)基(ji)本文件目錄結構、文件編譯(yi)器、常用(yong)命令，以及(ji)項(xiang)目的(de)database結構和版(ban)本管理(li)基(ji)礎(chu)。
3、代碼編寫及技巧
系(xi)(xi)統介紹(shao)verilog語法規(gui)范(fan)、語言與電(dian)路(lu)(lu)實現之關系(xi)(xi)，以及RTL技(ji)術(shu)、RTL代(dai)碼編寫技(ji)巧(qiao)、控制單(dan)元和數據通路(lu)(lu)單(dan)元的(de)實現技(ji)巧(qiao)、基于Verilog語言的(de)測試(shi)編碼技(ji)巧(qiao)，功能驗(yan)及Testbench搭建的(de)技(ji)巧(qiao)。
4、綜合技術
講述綜合基礎、組合電路與時序電路、基于(yu)TCL的(de)綜合流程、綜合策略、設計環(huan)境和設計約束的(de)制定、綜合優(you)化的(de)技巧、實現(xian)優(you)化結果(guo)的(de)可(ke)綜合代碼編(bian)寫技術等。
5、可測試設計技術
基于(yu)SynopsysDFTcompiler的DFT技術(shu)，介紹可(ke)測性設(she)計技術(shu)、組(zu)合電路和時序電路的測試方法、基于(yu)TCL的DFT設(she)計實(shi)現的基本(ben)流程。
6、靜態時(shi)序分析(xi)技(ji)術
基于SynopsysPT的(de)靜態(tai)時序(xu)分析技術(shu)，介紹靜態(tai)時序(xu)分析、基于TCL技術(shu)的(de)處理過程和常用的(de)時序(xu)分析方法(fa)。
7、一致性(xing)驗技術介紹(shao)
介紹一致性(xing)驗(yan)技術，使學(xue)員了解基于SynopsysFormality的(de)一致性(xing)驗(yan)方(fang)法。
8、Cache控制器專題項目
9、實際電流鏡設計
10、基準源設(she)計與hspice使用技巧(qiao)
11、運放(fang)設計與hspice使(shi)用技巧，二級(ji)運放(fang)，RC二級(ji)運放(fang)
12、比(bi)較器(qi)、振蕩器(qi)設(she)計
13、電(dian)源(yuan)系統設計（LD0）原理、結(jie)構、設計
14、VirtuosoLE使用與(yu)drc,lvs、版(ban)圖(tu)設計實例
15、電源(yuan)系統設計（DC-DC）
加入高級會員獲得助教答疑
