 課程目標 PCB Layout 硬件設計高級工程師培訓班 |
高(gao)(gao)速嵌入(ru)式(shi)硬(ying)件(jian)設(she)(she)計培(pei)訓(xun)課(ke)程為您講解(jie)高(gao)(gao)速、高(gao)(gao)密度嵌入(ru)式(shi)系統(tong)硬(ying)件(jian)設(she)(she)計技術。課(ke)程采取理(li)論(lun)講解(jie)和(he)實際(ji)設(she)(she)計演(yan)示相(xiang)結合的(de)方式(shi)，完成從(cong)元器件(jian)選擇、電路圖設(she)(she)計到(dao)PCB設(she)(she)計調試(shi)的(de)全過(guo)程。廣(guang)大(da)工程師通過(guo)此培(pei)訓(xun)可(ke)以(yi)掌握先進的(de)高(gao)(gao)速嵌入(ru)式(shi)系統(tong)硬(ying)件(jian)設(she)(she)計技術，能夠完成高(gao)(gao)速嵌入(ru)式(shi)系統(tong)PCB及相(xiang)關硬(ying)件(jian)的(de)設(she)(she)計、調試(shi)任務。 |
| 培養對象 |
對(dui)電路原理知識(shi)有一(yi)定(ding)了(le)解，有過單(dan)片(pian)機(ji)或相(xiang)關電路設(she)計經(jing)驗的工程師。 |
| 班級規模及環境--熱線:4008699035 手機:15921673576/13918613812( 微信同號) |
|
堅持(chi)小班授課，為(wei)保證培訓效(xiao)果(guo)，增加互動環節，每期(qi)人(ren)數(shu)限(xian)3到(dao)5人(ren)。 |
| 上課時間和地點 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協同大廈
近開課時間(周末班/連續班/晚班）：PCB LAYOUT開班時間：2025年10月1日..假期班火熱報名中....實用實戰....用心服務......--即將開課--........................(歡迎您垂詢，視教育質量為生命！) |
| 實驗設備 |
◆課時：咨詢在線(xian)客服(fu)
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
專注高端培訓17年，曙海提供的課程得到本行業的廣泛認可，學員的能力
得到大家的認同，受到用人單位的廣泛贊譽。
★實驗設備請點擊這兒查看★ |
| 質量保障 |
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。
3、培訓合格學員可享受免費推薦就業機會。 |
| 課程進度安排--PCB Layout 硬件設計高級工程師培訓班 |
| |
| 時間 |
課程大綱(gang) |
第一階(jie)段 板級架構(gou)和電路圖設計 |
|
1. 板級架構和電路圖設計
【內容】學習常見處理器和配套器件使用方法。以DSP6000高速、高密度板為例介紹系統構建所需的全部芯片，包括DSP6000主芯片,48LC2m32B2存儲器，FLASH，SDRAM,開關電源，時鐘分配電路，連接邏輯等
【目標】通過學習掌握嵌入式系統電路圖設計，熟練使用常見的嵌入式處理器，并且達到能夠從板級架構考慮設計取舍的水平，在設計上學會考慮測試相關的問題，做到design
for test
1.1. 嵌入式處理器
1.2. SDRAM特性和使用原則
1.3. Flash芯片使用技巧
1.4. 高速數字邏輯電路特性
1.5. 總線信號
1.6. 48LC2m32B2芯片
1.7. 電源，時鐘和復位電路
1.8. 其他外部設備
1.9. 借助工具仿真調試
|
第二階段 嵌入式系統PCB設計 |
|
2. 嵌入式系統PCB設計
【內容】學習嵌入式系統所需的高速電路設計技巧。包括高密度封裝的設計要點，高速信號設計原則，電源設計，特殊信號設計，以及散熱和可制造性的設計
【目標】通過學習掌握嵌入式系統所要求的電路板設計技術，熟練掌握初步的高速電路設計技巧，能夠設計穩定可靠的高速嵌入式系統，并且可以定位和排除常見的硬件問題。
2.1. 關于BGA封裝要考慮的問題
2.2. 設計電源和地平面
2.3. 設計規則對信號完整性的影響
2.4. 退耦電容
2.5. 高速信號的布線規則
2.9. 軟件工具協助調試
2.10. 設計調試用的信號擴展連接器
2.11. SI、PI設計工具調試 |
第三階(jie)段 電路(lu)圖(tu)設計(ji)高級－－電路(lu)圖(tu)的PSPICE仿真和驗證 |
| |
1. 電路圖設計高級－－電路圖的PSPICE仿真和驗證
【內容】學習電路圖高級設計中的PSPICE仿真和驗證的技巧。包括通過SPICE仿真尋找
佳參數,電路性能仿真，電路參數計算，蒙特卡羅分析，FFT分析等
【目標】通過學習學習電路圖高級設計中的PSPICE仿真和驗證的技巧，熟練使用PSICE工具
進行參數計算，參數優化，以便提升電路設計性能。
1.1. 通過SPICE仿真尋找佳參數
1.2. 電路參數計算
1.3. 蒙特卡羅分析
1.4. FFT分析
1.5. 電路性能仿真
1.6. Time Domain
1.7. DC SWEEP
1.8. AC SWEEP
1.9. 溫度對電路的影響
1.10. 頻率對電路的影響 |
第四階段(duan) 嵌入式系統PCB設計高級－－嵌入式系統PCB設計時序、SI、PI、EMC、電源完整性
設計和仿真，怎樣通過仿真提高開發周期 |
| |
2. 嵌入式系統PCB設計高級－－嵌入式系統PCB設計時序、SI、PI、EMC、電源完整性
設計和仿真
【內容】學習嵌入式系統PCB設計的高級技巧。包括嵌入式系統PCB設計時序、SI、PI、EMC、電源完整性設計和仿真
【目標】通過學習掌握高速、高密度嵌入式系統所要求的PCB電路板設計高級技巧，熟練掌握嵌入式系統PCB設計SDRAM,DDR3時序控制，SI仿真、控制，PI抑制干擾、EMC、電源完整性設計和仿真。
2.1. SDRAM,DDR3時序控制
2.2. PCB抑制干擾
2.3. PCB EMC設計
2.4. 高速、高密度PCB SI仿真
2.5. 高速、高密度PCB PI設計和仿真
2.6. 高速、高密度PCB電源完整性
2.7. 高速、高密度PCB后仿真
2.8. 怎樣通過仿真提高開發周期
2.9. 高速、高密度PCB串擾差分線解決技巧
2.10. 高速、高密度PCB串擾的查找和解決 |
第五階段 高(gao)速、高(gao)密(mi)度dsp6000項目實戰(zhan) |
| |
【內容】通過項目實戰學習高速、高密度dsp6000板子的設計，通過實戰更上一層樓，完整學習板子從原理圖設計和仿真到PCB設計和仿真的全部過程。
【目標】項目實戰學習高速、高密度dsp6000/ARM Cortex A8 板子的設計，通過實戰更上一層樓。
1.1. 高速、高密度dsp6000 原理圖設計以及注意的問題
1.2. 高速、高密度dsp6000 原理圖設計技巧詳解
1.3. 高速、高密度dsp6000 原理圖設計PSPICE仿真的問題
1.4. 高速、高密度dsp6000 原理圖設計PSPICE仿真的技巧詳解
1.5. 高速、高密度dsp6000 PCB設計
1.6. 高速、高密度dsp6000 PCB設計PSPICE仿真要注意的問題
1.7. 高速、高密度dsp6000 PCB設計PSPICE仿真技巧詳解路
1.8. 時序設計
1.9. 串擾仿真和解決
1.10. 設計后仿真,保證板子的一次通過率
EMC |
.換層打孔
.包地
等等 |
PCB設計中(zhong)的EMC要求（布(bu)局和(he)布(bu)線） |
.布局要求
.布線要求 |
PCB設(she)(she)計中的模數混合設(she)(she)計
|
.模擬(ni)電源數字電源處理
.模(mo)擬地(di)和數(shu)字地(di)處理.
|
信號(hao)完整性設計(ji)（SI）
|
.PCB設(she)計(ji)中(zhong)的信(xin)號完整性(xing)要求
|
電源完整性（PI）
|
.PCB設計(ji)中的電源(yuan)完整(zheng)性要求(qiu)
|
高(gao)速PCB設計（布(bu)局布(bu)線）
|
.高速PCB設計相(xiang)關知識(shi)
.高速PCB設計中的布局(ju)布線
|
疊層阻抗設計
|
.疊層設計
.阻抗設計 |
PCB設計中的規范性要求
|
.PCB設計(ji)中的規范性要求 |
|
