技術亮點:
個人消費電(dian)(dian)子(zi)和無(wu)線產品已經成為(wei)當(dang)(dang)今世界電(dian)(dian)子(zi)市場的(de)(de)主導力量(liang)。這些(xie)設(she)備對于(yu)新(xin)功(gong)能(neng)(neng)和特性的(de)(de)無(wu)止(zhi)境的(de)(de)要(yao)求促進(jin)了混(hun)合(he)信(xin)號應用設(she)備的(de)(de)前所未有(you)(you)的(de)(de)發(fa)展。隨著復雜性正不(bu)斷提(ti)高，工(gong)程師需要(yao)應對緊迫(po)的(de)(de)上市時間和對良品率敏感的(de)(de)納(na)米設(she)計(ji)。企業也必(bi)須在有(you)(you)限的(de)(de)預算和工(gong)程師數量(liang)下克服所有(you)(you)這些(xie)障礙。實現團(tuan)隊(dui)需要(yao)一(yi)種(zhong)(zhong)全(quan)新(xin)的(de)(de)方(fang)法，以解決(jue)(jue)在高工(gong)藝節點下與高產量(liang)、高性能(neng)(neng)SoC設(she)計(ji)相(xiang)(xiang)關的(de)(de)各種(zhong)(zhong)問題。當(dang)(dang)今的(de)(de)大型(xing)芯片通常(chang)還混(hun)合(he)了模擬和數字電(dian)(dian)路(lu)，要(yao)成為(wei)高效率的(de)(de)設(she)計(ji)師，就要(yao)有(you)(you)在相(xiang)(xiang)同環境中解決(jue)(jue)兩種(zhong)(zhong)設(she)計(ji)任(ren)務類型(xing)的(de)(de)能(neng)(neng)力。 Cadence的(de)(de)AMS混(hun)合(he)信(xin)號電(dian)(dian)路(lu)設(she)計(ji)解決(jue)(jue)方(fang)案為(wei)全(quan)球工(gong)程師提(ti)供了AMS設(she)計(ji)的(de)(de)佳平(ping)臺。
Cadence Encounter 數字IC設計平臺(tai)提供了納米級SoC設計所需(xu)的全(quan)方(fang)(fang)位的技術，幫助邏(luo)輯(ji)設計和物理實現團隊快(kuai)速完成(cheng)高質(zhi)(zhi)量的芯片(pian)。 而(er)Cadence Incisive 平臺(tai)提供了快(kuai)有效的方(fang)(fang)式檢驗大(da)型(xing)復雜芯片(pian)。它(ta)確保(bao)你(ni)的產(chan)品符合規(gui)范，消除了開發過程中的生產(chan)力、可預測(ce)性(xing)和質(zhi)(zhi)量風險，從而(er)能夠及時推出沒(mei)有缺陷(xian)的產(chan)品。
要點：
1、Semiconductor Market Overview (半導體市場發展趨勢)
2、Cadence Technology Update (Cadence新技術）
3、專題一：Verification/Digital IC Solutions（驗證、數字IC解決方案）
專(zhuan)題二：A/MS Design Solution （模(mo)擬和混合(he)信號(hao)設計解決方案）
專題一涉及的技術內容：
1. Verification update-- Felix Cha
2. Low Power Techniques Introduction
3. Cadence Low Power Solution overview
4. Common Power Format
5. Low Power Architecture Design with InCyte Chip Estimator (ICE)
6. Low Power Verification with Incisive Enterprise Simulation (IES)
7. Low Power Logic Synthesis with Encounter RTL Compiler (RC)
8. Low Power Physical Implementation with Encounter Design Implementation System (EDI)
9. Low Power Verification with Encounter Conformal Low Power (CLP)
10. Technical Discussion
專題二涉及的技術內容:
1: Mixed-Signal Design overview
2: Cadence Mixed-Signal Design solution
3: Analog and Mixed-Signal design Environment
4: SPICE Simulation and Turbo Technology
5: Mixed-Signal Simulation Methodology
6: Full-Chip transistor level Verification
7: Fast Physical Layout implementation
8: Accuracy and powerful Physical Verification
9: Parasitic Extraction and Back-annotation technology
10:Technical Discussion
|
